СИСТЕМА ОТОБРАЖЕНИЯ ИНФОРМАЦИИ ТИПА "БЕГУЩАЯ СТРОКА"
Разработать на базе микропроцессорного комплекта КР580 комплекс из центрального и периферийного процессорных устройств, связанных интерфейсом INTERF. В качестве адаптеров интерфейса использовать БИС ADAPT с адресацией к ним, как к ADDR1. Выбор типа интерфейса, адаптера и способов адресации осуществляется по табл. 2.9. Остальные данные, необходимые для выполнения курсового проекта, приведены в табл. 2.10. Комплекс предназначен для реализации вывода знаковой информации (десятичных цифр) в режиме динамической индикации на одну из L панелей отображения типа "бегущая строка", построенных на M 7 сегментных индикаторах. Адресация к устройствам управления панелями отображения должна осуществляться, как к ADDR2, лежащим в поле адресов периферийного процессора. Информация хранится в ОЗУ центрального процессорного устройства, откуда передается периферийному устройству единым массивом, который сопровождается информацией о номере панели отображения. Максимальный размер массива составляет N символов. Время нахождения одного знака на любой панели отображения составляет Т секунд. Контроль правильности отображаемой информации осуществляется путем обратной передачи копии массива символов из периферийного устройства и сравнении ее (копии) с исходным массивом знаков в центральном процессорном устройстве.
Таблица 2.9 ( тема 5 )
| Вариант | INTERF | ADAPT | ADDR1 | ADDR2 |
| ADDR3 | |||||
| 5.1 | Параллельный
интерфейс | КР580ВВ55 | Внешнее
устройство | Ячейка
памяти | Внешнее
устройство | ||||||
| 5.2 | Последовательный интерфейс | КР580ВВ51 | Внешнее
устройство | Ячейка
памяти | Ячейка
памяти | ||||||
| 5.3 | Параллельный
интерфейс | КР580ВВ55 | Ячейка
памяти | Внешнее
устройство | Внешнее
устройство | ||||||
| 5.4 | Последовательный интерфейс | КР580ВВ51 | Ячейка
памяти | Внешнее
устройство | Ячейка
памяти |
Таблица 2.10 ( тема 5 )
| Вариант | М | N | T сек. | L | |||||||
| 5.1 | а
б в | 25
30 35 | 50
60 70 | 10
12 14 | 4
7 5 | ||||||
| 5.2 | а
б в | 25
30 35 | 50
60 70 | 10
12 14 | 4
7 5 | ||||||
| 5.3 | а
б в | 28
36 40 | 55
65 75 | 12
16 20 | 6
3 5 | ||||||
| 5.4 | а
б в | 28
36 40 | 55
65 75 | 12
16 20 | 6
3 5 |
По результатам сравнения осуществляется либо передача сигнала, разрешающего вывод информации на панель отображения, либо повторная передача несовпадающих символов с последующим сравнением копии и оригинала. Периодичность обращения центрального процессорного устройства к периферийному – не менее 3 минут. В качестве времязадающего устройства использовать БИС таймера КР580ВИ53 с адресацией к ней, как к ADDR3, лежащей (лежащему) в поле адресов периферийного процессора.
